真实的FPGA开发工作是以调用IP核为主吗?

真实的fpga以背锅为主。

没有开玩笑，正好今天遇到一个问题，做视频图像方面的，用的lattice片子，bram资源用了100%还不够用，怎么办，综合的时候把slice资源也给用了100%，这意味着布局布线非常难布，sdram的时钟肯定跑不高，所以图像点屏出问题了，关键有的板子没问题，有的有问题，是不是怀疑硬件？怀疑了，但估计更多的还是和fpga用满了资源有关，没辙，改逻辑呗，把一些浪费掉的fifo，ram彻底100%利用，终于slice不是100%，那时钟也降吧这种情况应该也跑不了那么高，把150M时钟降下来，ok终于这个问题解决了。你可能觉得这不就是你的锅吗，实际上确实如此，主要是另外一个问题，hdmi和usb视频切换播放会闪屏，lvds输出给fpga，后来发现第一次烧录fpga代码不断电测试并不会闪，断电重上电会闪，这个时候咋整，又怀疑布局布线时序问题？还是前端芯片给的视频流数据有问题？如果时序有问题，那么不会出现烧录代码不闪，如果视频流有问题和上面推论一样，烧录代码应该也要闪，后来测试发现延迟启动fpga就不会闪了，而这也和烧录代码对应了——fpga应该等板子其他芯片工作了，后启动才能正常，这意味着前端视频流lvds还没稳定，fpga就去锁定时钟了，所以肯定不正常的，后面一直按照这个时序输出肯定是乱七八糟的东西，所以要求上电延时一段时间再复位fpga，而这是由mcu控制的，然而mcu负责人只有一句话——他们fpga的问题为啥要我们改。