面对InXeon6128大核或144小核的产品，AMD下一代EPYC将怎么继续堆核？

Xeon6的堆核技术，说白了就是学AMD的办法，就是胶水，不过是更高级的胶水技术。

对于大核，采用的是三个CCD+2个IOD的胶水技术，胶水总线为跨CDD的MESH总线。

小核是同样的技术，至多2个CCD+2IOD，区别在于，小核是四核一簇，共享4ML2，再由Mesh总线来连接这些簇。所有簇共享一个L3。

AMD目前用来做核间互联的其实是<>环形总线，AMD的设计中环形总线最多是8核，这个8核由环形总线连接，共享一片L3，便是一个CCX，Zen4架构是一个CCD一个CCX，8核共享32ML3，Zen4c则是一个CCD2个CCX，每个CCX共享16ML3。

CCX之间的通讯采用IF总线。绕路IOD进行跨CCX通信

两家胶水技术最大的区别，从纸面上看就是CCD/CCX之间的通讯能力和通讯延迟，Mesh总线和ring总线实际上是一个级别的高速总线，IF总线在in这边对应的是多路通讯的UPI总线。in曾经的胶水，Xeon92xx系列，就是用UPI总线做的胶水。

两家的胶水看起来都具备较强的拓展能力，in目前确认的最高核心数是双CCD的Xeon6能效核系列，可达单插槽288核，明年Q2季度将出货Darkmont架构的E核至强，实现SP级别更高的核心数。AMD的Zen5c稍微逊色，单插槽192核。

所以最后，核心数拓展的最大问题，就是核心的PPA，以及核间互联的成本，核心数越多，核心互联成本越大，因为一致性流量会非常恐怖，对于AMD走基板的IF技术是较大的挑战。核心间一致性的维持，是任何多核设计者都不能忽视的问题，单纯堆核心，in的P核较差的PPA会使得P核以后更偏向于需要低延迟互联的专业领域，如AI/HPC。E核强大的PPA对于PPA仍不够优秀的Zen5c来说是一个巨大的威胁